Bài giảng Kiến trúc máy tính - Chương 5: Bộ nhớ máy tính - Nguyễn Kim Khánh
5.1. Tổng quan về hệ thống nhớ
Vị trí
Bên trong CPU:
tập thanh ghi
Bộ nhớ trong:
bộ nhớ chính
bộ nhớ cache
Bộ nhớ ngoài: các thiết bị nhớ
Dung lượng
Độ dài từ nhớ (tính bằng bit)
Số lượng từ nhớ
1. Các đặc trưng của h
Các đặc trưng của hệ thống nhớ (tiếp)
Đơn vị truyền
Từ nhớ
Khối nhớ
Phương pháp truy nhập
Truy nhập tuần tự (băng từ)
Truy nhập trực tiếp (các loại đĩa)
Truy nhập ngẫu nhiên (bộ nhớ bán dẫn)
Truy nhập liên kết (cache)
Vị trí
Bên trong CPU:
tập thanh ghi
Bộ nhớ trong:
bộ nhớ chính
bộ nhớ cache
Bộ nhớ ngoài: các thiết bị nhớ
Dung lượng
Độ dài từ nhớ (tính bằng bit)
Số lượng từ nhớ
1. Các đặc trưng của h
Các đặc trưng của hệ thống nhớ (tiếp)
Đơn vị truyền
Từ nhớ
Khối nhớ
Phương pháp truy nhập
Truy nhập tuần tự (băng từ)
Truy nhập trực tiếp (các loại đĩa)
Truy nhập ngẫu nhiên (bộ nhớ bán dẫn)
Truy nhập liên kết (cache)
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Kiến trúc máy tính - Chương 5: Bộ nhớ máy tính - Nguyễn Kim Khánh", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.
File đính kèm:
- bai_giang_kien_truc_may_tinh_chuong_5_bo_nho_may_tinh_nguyen.pdf
Nội dung text: Bài giảng Kiến trúc máy tính - Chương 5: Bộ nhớ máy tính - Nguyễn Kim Khánh
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT m = 16bit Æ hai băng nhớ đan xen m = 32bit Æ bốn băng nhớ đan xen 18 March 2007 Bài giảng Kiến trúc Máy tính 41 18 March 2007 Bài giảng Kiến trúc Máy tính 42 NKK-HUT NKK-HUT m = 64bit Æ tám băng nhớ đan xen 5.4. Bộ nhớ đệm nhanh (cache memory) 1. Nguyên tắc chung của cache Nguyên lý cục bộ hoá tham chiếu bộ nhớ: Trong một khoảng thời gian đủ nhỏ CPU thường chỉ tham chiếu các thông tin trong một khối nhớ cục bộ Ví dụ: Cấu trúc chương trình tuần tự Vòng lặp có thân nhỏ Cấu trúc dữ liệu mảng 18 March 2007 Bài giảng Kiến trúc Máy tính 43 18 March 2007 Bài giảng Kiến trúc Máy tính 44 Nguyễn Kim Khánh - ĐHBKHN 11
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Nguyên tắc chung của cache (tiếp) Ví dụ về thao tác của cache Cache có tốc độ nhanh hơn bộ nhớ chính CPU yêu cầu nội dung của ngăn nhớ Cache được đặt giữa CPU và bộ nhớ chính nhằm tăng tốc độ CPU truy cập bộ nhớ CPU kiểm tra trên cache với dữ liệu này Cache có thể được đặt trên chip CPU Nếu có, CPU nhận dữ liệu từ cache (nhanh) Nếu không có, đọc Block nhớ chứa dữ liệu từ bộ nhớ chính vào cache Tiếp đóchuyển dữ liệu từ cache vào CPU 18 March 2007 Bài giảng Kiến trúc Máy tính 45 18 March 2007 Bài giảng Kiến trúc Máy tính 46 NKK-HUT NKK-HUT Cấu trúc chung của cache / bộ nhớ chính Cấu trúc chung của cache / bộ nhớ chính (tiếp) N Bộ nhớ chính có 2 byte nhớ Bộ nhớ chính và cache được chia thành các khối có kích thước bằng nhau Bộ nhớ chính: B0, B1, B2, , Bp-1 (p Blocks) Bộ nhớ cache: L0, L1, L2, , Lm-1 (m Lines) Kích thước của Block = 8,16,32,64,128 byte 18 March 2007 Bài giảng Kiến trúc Máy tính 47 18 March 2007 Bài giảng Kiến trúc Máy tính 48 Nguyễn Kim Khánh - ĐHBKHN 12
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Cấu trúc chung của cache / bộ nhớ chính (tiếp) 2. Các phương pháp ánh xạ Một số Block của bộ nhớ chính được (Chính là các phương pháp tổ chức bộ nạp vào các Line của cache. nhớ cache) Nội dung Tag (thẻ nhớ) cho biết Block Ánh xạ trực tiếp nào của bộ nhớ chính hiện đang được (Direct mapping) chứa ở Line đó. Ánh xạ liên kết toàn phần Khi CPU truy nhập (đọc/ghi) một từ nhớ, (Fully associative mapping) có hai khả năng xảy ra: Ánh xạ liên kết tập hợp Từ nhớ đó có trong cache (cache hit) (Set associative mapping) Từ nhớ đó không có trong cache (cache miss). 18 March 2007 Bài giảng Kiến trúc Máy tính 49 18 March 2007 Bài giảng Kiến trúc Máy tính 50 NKK-HUT NKK-HUT Ánh xạ trực tiếp Minh hoạ ánh xạ trực tiếp Mỗi Block của bộ nhớ chính chỉ có thể được nạp vào một Line của cache: B0 Æ L0 B1 Æ L1 Bm-1 Æ Lm-1 Bm Æ L0 Bm+1 Æ L1 Tổng quát Bj chỉ có thể nạp vào L j mod m m là số Line của cache. 18 March 2007 Bài giảng Kiến trúc Máy tính 51 18 March 2007 Bài giảng Kiến trúc Máy tính 52 Nguyễn Kim Khánh - ĐHBKHN 13
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Đặc điểm của ánh xạ trực tiếp Ánh xạ liên kết toàn phần Mỗi một địa chỉ N bit của bộ nhớ chính gồm Mỗi Block có thể nạp vào bất kỳ Line ba trường: nào của cache. Trường Word gồm W bit xác định một từ nhớ trong Block hay Line: Địa chỉ của bộ nhớ chính bao gồm hai 2W = kích thước của Block hay Line trường: Trường Line gồm L bit xác định một trong số các Trường Word giống như trường hợp ở Line trong cache: trên. 2L = số Line trong cache = m Trường Tag dùng để xác định Block của Trường Tag gồm T bit: bộ nhớ chính. T = N - (W+L) Tag xác định Block đang nằm ở Line đó Bộ so sánh đơn giản Xác suất cache hit thấp 18 March 2007 Bài giảng Kiến trúc Máy tính 53 18 March 2007 Bài giảng Kiến trúc Máy tính 54 NKK-HUT NKK-HUT Minh hoạ ánh xạ liên kết toàn phần Đặc điểm của ánh xạ liên kết toàn phần So sánh đồng thời với tất cả các Tag Æ mất nhiều thời gian Xác suất cache hit cao. Bộ so sánh phức tạp. 18 March 2007 Bài giảng Kiến trúc Máy tính 55 18 March 2007 Bài giảng Kiến trúc Máy tính 56 Nguyễn Kim Khánh - ĐHBKHN 14
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Ánh xạ liên kết tập hợp Minh hoạ ánh xạ liên kết tập hợp Cache đươc chia thành các Tập (Set) Mỗi một Set chứa một số Line Ví dụ: 4 Line/Set Æ 4-way associative mapping Ánh xạ theo nguyên tắc sau: B0 Æ S0 B1 Æ S1 B2 Æ S2 18 March 2007 Bài giảng Kiến trúc Máy tính 57 18 March 2007 Bài giảng Kiến trúc Máy tính 58 NKK-HUT NKK-HUT Đặc điểm của ánh xạ liên kết tập hợp Ví dụ về ánh xạ địa chỉ W Kích thước Block = 2 Word Không gian địa chỉ bộ nhớ chính = 4GB Trường Set có S bit dùng để xác định Dung lượng bộ nhớ cache là 256KB S một trong số V = 2 Set Kích thước Line (Block) = 32byte. Trường Tag có T bit: T = N - (W+S) Xác định số bit của các trường địa chỉ Tổng quát cho cả hai phương pháp trên cho ba trường hợp tổ chức: Thông thường 2,4,8,16Lines/Set Ánh xạ trực tiếp Ánh xạ liên kết toàn phần Ánh xạ liên kết tập hợp 4 đường 18 March 2007 Bài giảng Kiến trúc Máy tính 59 18 March 2007 Bài giảng Kiến trúc Máy tính 60 Nguyễn Kim Khánh - ĐHBKHN 15
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Với ánh xạ trực tiếp Với ánh xạ liên kết toàn phần 32 Bộ nhớ chính = 4GB = 2 byte Æ N = 32 bit 18 32 Cache = 256 KB = 2 byte. Bộ nhớ chính = 4GB = 2 byte Æ N = 32 bit 5 5 Line = 32 byte = 2 byte Æ W = 5 bit Line = 32 byte = 2 byte Æ W = 5 bit 18 5 13 Số Line trong cache = 2 / 2 = 2 Line Số bit của trường Tag sẽ là: T = 32 - 5 = 27 bit Æ L = 13 bit T = 32 - (13 + 5) = 14 bit 18 March 2007 Bài giảng Kiến trúc Máy tính 61 18 March 2007 Bài giảng Kiến trúc Máy tính 62 NKK-HUT NKK-HUT Với ánh xạ liên kết tập hợp 4 đường 3. Thuật giải thay thế (1): Ánh xạ trực tiếp 32 Bộ nhớ chính = 4GB = 2 byte Æ N = 32 bit 5 Line = 32 byte = 2 byte Æ W = 5 bit Không phải lựa chọn 18 5 13 Số Line trong cache = 2 / 2 = 2 Line Mỗi Block chỉ ánh xạ vào một Line xác 2 Một Set có 4 Line = 2 Line định 13 2 11 Æ số Set trong cache = 2 / 2 = 2 Set Æ Thay thế Block ở Line đó S = 11 bit Số bit của trường Tag sẽ là: T = 32 - (11 + 5) = 16 bit 18 March 2007 Bài giảng Kiến trúc Máy tính 63 18 March 2007 Bài giảng Kiến trúc Máy tính 64 Nguyễn Kim Khánh - ĐHBKHN 16
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Thuật giải thay thế (2): Ánh xạ liên kết 4. Phương pháp ghi dữ liệu khi cache hit Được thực hiện bằng phần cứng (nhanh) Ghi xuyên qua (Write-through): Random: Thay thế ngẫu nhiên ghi cả cache và cả bộ nhớ chính FIFO (First In First Out): Thay thế Block nào nằm lâu nhất ở trong Set đó tốc độ chậm LFU (Least Frequently Used): Thay thế Block Ghi trả sau (Write-back): nào trong Set có số lần truy nhập ít nhất trong chỉ ghi ra cache cùng một khoảng thời gian tốc độ nhanh LRU (Least Recently Used): Thay thế Block ở trong Set tương ứng có thời gian lâu nhất không khi Block trong cache bị thay thế cần phải được tham chiếu tới. ghi trả cả Block về bộ nhớ chính Tối ưu nhất: LRU 18 March 2007 Bài giảng Kiến trúc Máy tính 65 18 March 2007 Bài giảng Kiến trúc Máy tính 66 NKK-HUT NKK-HUT 5. Cache trên các bộ xử lý Intel Sơ đồ Pentium 4 80486: 8KB cache L1 trên chip Pentium: có hai cache L1 trên chip Cache lệnh = 8KB Cache dữ liệu = 8KB Pentium 4 (2000): hai mức cache L1 và L2 trên chip Cache L1: mỗi cache 8KB Kích thước Line = 64 byte ánh xạ liên kết tập hợp 4 đường cache L2 256KB Kích thước Line = 128 byte ánh xạ liên kết tập hợp 8 đường 18 March 2007 Bài giảng Kiến trúc Máy tính 67 18 March 2007 Bài giảng Kiến trúc Máy tính 68 Nguyễn Kim Khánh - ĐHBKHN 17
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT PowerPC G4 (dùng cho Power Mac) 5.5. Bộ nhớ ngoài 1. Các kiểu bộ nhớ ngoài Băng từ Đĩa từ Đĩa quang Flash Disk 18 March 2007 Bài giảng Kiến trúc Máy tính 69 18 March 2007 Bài giảng Kiến trúc Máy tính 70 NKK-HUT NKK-HUT 2. Đĩa từ Các đặc tính đĩa từ Đầu từ cố định hay đầu từ di động Đĩa cố định hay thay đổi Một mặt hay hai mặt Một đĩa hay nhiều đĩa Cơ chế đầu từ Tiếp xúc (đĩa mềm) Không tiếp xúc 18 March 2007 Bài giảng Kiến trúc Máy tính 71 18 March 2007 Bài giảng Kiến trúc Máy tính 72 Nguyễn Kim Khánh - ĐHBKHN 18
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Nhiều đĩa Cylinders 18 March 2007 Bài giảng Kiến trúc Máy tính 73 18 March 2007 Bài giảng Kiến trúc Máy tính 74 NKK-HUT NKK-HUT Đĩa mềm Đĩa cứng 8”, 5.25”, 3.5” Một hoặc nhiều đĩa Dung lượng nhỏ: chỉ tới 1.44Mbyte Thông dụng Tốc độ chậm Dung lượng tăng lên rất nhanh Thông dụng 1993: 200MB 2004: 30GB, 40GB Rẻ tiền Tốc độ đọc/ghi nhanh Tương lai có thể không dùng nữa ? Rẻ tiền 18 March 2007 Bài giảng Kiến trúc Máy tính 75 18 March 2007 Bài giảng Kiến trúc Máy tính 76 Nguyễn Kim Khánh - ĐHBKHN 19
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT RAID Đặc điểm của RAID Tập các đĩa cứng vật lý được OS coi như một ổ logic duy nhất Æ dung lượng lớn Redundant Array of Inexpensive Disks Dữ liệu được lưu trữ phân tán trên các ổ Redundant Array of Independent Disks đĩa vật lý Æ truy cập song song (nhanh) Hệ thống nhớ dung lượng lớn Có thể sử dụng dung lượng dư thừa để lưu trữ các thông tin kiểm tra chẵn lẻ, cho phép khôi phục lại thông tin trong trường hợp đĩa bị hỏng Æ an toàn thông tin 7 loại phổ biến (RAID 0 – 6) 18 March 2007 Bài giảng Kiến trúc Máy tính 77 18 March 2007 Bài giảng Kiến trúc Máy tính 78 NKK-HUT NKK-HUT RAID 0, 1, 2 RAID 3 & 4 18 March 2007 Bài giảng Kiến trúc Máy tính 79 18 March 2007 Bài giảng Kiến trúc Máy tính 80 Nguyễn Kim Khánh - ĐHBKHN 20
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT RAID 5 & 6 Ánh xạ dữ liệu của RAID 0 18 March 2007 Bài giảng Kiến trúc Máy tính 81 18 March 2007 Bài giảng Kiến trúc Máy tính 82 NKK-HUT NKK-HUT 3. Đĩa quang 3. Đĩa quang (tiếp) CD-ROM (Compact Disk ROM) CD-R (Recordable CD) DVD CD-RW (Rewriteable CD) Digital Video Disk: chỉ dùng trên ổ đĩa Dung lượng thông dụng 650MB xem video Ổ đĩa CD: Digital Versatile Disk: ổ trên máy tính Ổ CD-ROM Ghi một hoặc hai mặt Ổ CD-Writer: Ghi một phiên hoặc ghi nhiều phiên Một hoặc hai lớp trên một mặt Ổ CD-RW Thông dụng: 4,7GB/lớp Tốc độ đọc cơ sở 150KByte/s. Tốc độ bội, ví dụ: 48x, 52x, 18 March 2007 Bài giảng Kiến trúc Máy tính 83 18 March 2007 Bài giảng Kiến trúc Máy tính 84 Nguyễn Kim Khánh - ĐHBKHN 21
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT 4. Flash Disk 5.6. Bộ nhớảo (Virtual Memory) Khái niệm bộ nhớảo: gồm bộ nhớ Thường kết nối qua cổng USB chính và bộ nhớ ngoài mà được CPU coi như là một bộ nhớ duy nhất (bộ nhớ Không phải dạng đĩa chính). Bộ nhớ bán dẫn cực nhanh (flash memory) Các kỹ thuật thực hiện bộ nhớảo: Dung lượng tăng nhanh Kỹ thuật phân trang: Chia không gian địa chỉ bộ nhớ thành các trang nhớ có kích Thuận tiện thước bằng nhau và nằm liền kề nhau Thông dụng: kích thước trang = 4KBytes Kỹ thuật phân đoạn: Chia không gian nhớ thành các đoạn nhớ có kích thước thay đổi, các đoạn nhớ có thể gối lên nhau. 18 March 2007 Bài giảng Kiến trúc Máy tính 85 18 March 2007 Bài giảng Kiến trúc Máy tính 86 NKK-HUT NKK-HUT 5.7. Hệ thống nhớ trên PC hiện nay Hệ thống nhớ trên PC (tiếp) Bộ nhớ cache: tích hợp trên chip vi ROM BIOS chứa các chương trình sau: xử lý Chương trình POST (Power On Self Test) Chương trình CMOS Setup Bộ nhớ chính: Tồn tại dưới dạng các Chương trình Bootstrap loader mô-đun nhớ RAM Các trình điều khiển vào-ra cơ bản (BIOS) SIMM – Single Inline Memory Module CMOS RAM: 30 chân: 8 đường dữ liệu Chứa thông tin cấu hình hệ thống 72 chân: 32 đường dữ liệu Đồng hồ hệ thống DIMM – Dual Inline Memory Module Có pin nuôi riêng 64 đường dữ liệu Video RAM: quản lý thông tin của màn hình RIMM – Rambus DRAM Các loại bộ nhớ ngoài 18 March 2007 Bài giảng Kiến trúc Máy tính 87 18 March 2007 Bài giảng Kiến trúc Máy tính 88 Nguyễn Kim Khánh - ĐHBKHN 22
- Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT Hết chương 5 18 March 2007 Bài giảng Kiến trúc Máy tính 89 Nguyễn Kim Khánh - ĐHBKHN 23